UNIDAD DIDÁCTICA

3 SISTEMAS DIGITALES COMBINACIONALES

Objetivos de la unidad

1. Introducción a los sistemas digitales
2. Álgebra de conmutación
3. Minimización algebraica de funciones
4. Implementación de funciones
5. Bloques combinacionales básicos
   - 5.1. Puerta tri-estado
   - 5.2. Circuitos aritméticos: sumador, comparador, ALU
     - 5.2.1. Sumador
     - 5.2.2. Comparadores
     - 5.2.3. ALU
   - 5.3. Codificadores/Decodificadores
   - 5.4. Multiplexores/Demultiplexores
   - 5.5. Dispositivos lógicos programables
6. Conclusiones

Conceptos básicos

Actividades de autocomprobación

Ejercicios voluntarios

Referencias bibliográficas

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

OBJETIVOS DE LA UNIDAD

El estudio y diseño de los módulos a partir de los cuales se construyen las unidades funcionales centrales de un computador (unidad didáctica 1, epígrafe 2) se realiza dentro del nivel conceptual denominado **nivel de lógica digital** (unidad didáctica 1, epígrafe 5) que constituye el núcleo de la tecnología de computadores. Es decir, el nivel de lógica digital estudia los elementos necesarios para el diseño de procesadores y otros subsistemas del nivel de micromáquina (unidad didáctica 1, epígrafe 5).

En esta unidad didáctica se presenta una serie de conceptos básicos relacionados con los sistemas digitales, sus bases matemáticas y con qué elementos básicos se construyen estos circuitos. En la última parte se verá que existe una serie de bloques básicos comercializados, a partir de los que se puede implementar cualquier sistema digital.

En parte, se pretende que el lector comprenda qué son y cómo funcionan los sistemas digitales, cómo se diseñan sistemas combinacionales sencillos y cuáles son los bloques combinacionales básicos.

Las principales competencias que se deben adquirir tras la lectura y estudio de esta unidad didáctica son las siguientes:

- Comprender qué es un sistema digital.
- Entender los principios básicos del álgebra de conmutación.
- Conocer distintas técnicas de minimización algebraica de funciones.
- Implementar funciones sencillas con puertas lógicas básicas.
- Conocer y comprender el funcionamiento de los bloques combinacionales básicos.


"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

1. INTRODUCCIÓN A LOS SISTEMAS DIGITALES

Existen dos formas básicas de representar la información: analógica y digital. Las magnitudes físicas que pueden tomar infinitos valores, dentro de un intervalo preestablecido y varían de forma continua en el tiempo se denominan **variables analógicas** o continuas, de manera que una **señal analógica** es una señal física que se utiliza para representar una variable analógica. Un **sistema analógico** es aquel que procesa señales analógicas.

Por otra parte, una **variable digital** o discreta es una magnitud que solo puede tomar valores discretos. De forma que una **señal digital** es una señal física que se utiliza para representar variables digitales. Por tanto, un **sistema digital** (figura 1) es cualquier dispositivo destinado a generar, transmitir, procesar o almacenar señales digitales. El sistema funciona de forma tal que para cada combinación de entradas genera una combinación de valores de salida.

Figura 1. **Esquema simplificado de un sistema digital**



Un **sistema binario** es un sistema digital en el que solo se utilizan dos valores discretos. Estos dos valores discretos, que suelen corresponder a magnitudes físicas tales como tensión o corriente eléctrica, polos de magnetización (norte o sur), dos niveles de intensidad de luz, etc., se representan con las letras L (*Low*) y H (*High*), o como cero (0) y uno (1).

Existen dos tipos de sistemas digitales: **combinacionales**, que se estudian en esta unidad didáctica, y **secuenciales**, que serán analizados en la unidad didáctica 4.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Un sistema digital se puede describir a partir de su **comportamiento** (qué hace el sistema o cómo funciona), su **estructura** (componentes e interconexiones entre ellos) y sus **componentes físicos** (dimensiones y situación de cada componente y sus conexiones).

El **análisis** de un sistema digital consiste en determinar el comportamiento de un sistema a partir de su descripción, mientras que su **diseño** trata de determinar la estructura de un sistema a partir de su comportamiento.

2. ÁLGEBRA DE CONMUTACIÓN

El álgebra de Boole, que se estudia con más detalle matemático en el manual titulado *Matemática discreta*, se define mediante un conjunto B de $k \geq 2$ elementos, unas operaciones de composición interna que se aplican a los elementos de B y un conjunto de axiomas o principios.

Desde el punto de vista del diseño de sistemas digitales, las principales propiedades que interesa aplicar son las que se muestran en la tabla 1. Considerando como postulados las siete primeras propiedades, se pueden demostrar, por medio de teoremas, las restantes. Se definen tres operadores:

- El producto lógico que se denota con un punto (·).
- La suma lógica que se representa con el signo más (+).
- La complementación que se representa con una barra encima de la variable o expresión, o con una tilde; así, $\bar{b}$ es lo mismo que b', y se dice «complemento de b».

Tabla 1. **Axiomas y teoremas básicos del álgebra de Boole**

Axiomas			
P1	Elementos	$\exists B \mid x, y \in B, x \neq y$	
P2	Leyes de composición interna	$x + y \in B \quad \forall x, y \in B$	$x \cdot y \in B \quad \forall x, y \in B$
P3	Elementos neutros únicos	$x + 0 = 0 + x = x$	$x \cdot 1 = 1 \cdot x = x$
P4	Conmutatividad	$x + y = y + x$	$x \cdot y = y \cdot x$

.../...

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Axiomas			
.../...			
P5	Distributividad	$x + (y \cdot z) = (x + y) \cdot (x + z)$	$x \cdot (y + z) = (x \cdot y) + (x \cdot z)$
P6	Asociatividad	$x + (y + z) = (x + y) + z = x + y + z$	$x \cdot (y \cdot z) = (x \cdot y) \cdot z = x \cdot y \cdot z$
P7	Elemento simétrico	$x + x' = 1$	$x \cdot x' = 0$
Teoremas			
P8	Idempotencia	$x + x = x$	$x \cdot x = x$
P9	Absorción de una variable	$x + 1 = 1$	$x \cdot 0 = 0$
P10	Complementación	$1' = 0$	$0' = 1$
P11	Ley de De Morgan	$(x + y)' = x' \cdot y'$	$(x \cdot y)' = x' + y'$
P12	Complementos sucesivos	$(x')' = x$	
P13	Absorción de dos operadores	$x + x \cdot y = x$	$x \cdot (x + y) = x$
P14	Absorción de un operador	$x + x' y = x + y$	$x \cdot (x' + y) = x \cdot y$

El diseño de sistemas digitales se fundamenta en el **álgebra de conmutación**, que es un caso particular del álgebra de Boole en el que el número de elementos del conjunto B es dos: {0, 1}. Dentro del álgebra de conmutación, una **variable de conmutación** es un símbolo que puede tomar, en un momento dado, uno de dos valores (0 o 1), y una **función de conmutación** de n variables, $f(x_1, \ldots, x_n)$, es una aplicación del conjunto $C = \{0, 1\}^n$ en el conjunto $B = \{0, 1\}$, donde $\{0, 1\}^n$ representa el producto cartesiano, como se puede fácilmente comprender con el siguiente ejemplo (ejemplo 1).

EJEMPLO 1

Una función de conmutación de dos variables, $f(x_1, x_2)$, es una aplicación del conjunto $C = \{0, 1\}^2$, en el conjunto $B = \{0, 1\}$, es decir:

$$\{00, 01, 10, 11\} \rightarrow \{0,1\}$$

.../...

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

.../...

En la siguiente tabla se pueden ver todas las funciones de conmutación posibles para dos variables de entrada:

Entradas		Funciones posibles															
x_1	x_2	f_0	f_1	f_2	f_3	f_4	f_5	f_6	f_7	f_8	f_9	f_{10}	f_{11}	f_{12}	f_{13}	f_{14}	f_{15}
0	0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
0	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
1	0	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	1	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1

De las propiedades del álgebra de Boole, indicadas en la tabla 1, y considerando las siguientes operaciones:

- **Complemento**, **inversión**, **negación**, **función NO** o **función NOT**, porque el valor de la variable se invierte (niega o complementa): si x es 0, x' es 1; y si x es 1, x' es 0.
- **Suma lógica**, **función O** o **función OR:** a + b es 1, si y solo si a es 1 o b es 1.
- **Producto lógico**, **función Y** o **función AND**: a · b es 1, si y solo si a es 1 y b es 1.

Se pueden considerar las siguientes funciones (tabla 2):

- **Función NOR** (función OR complementada): (x + y)' es 1 si y solo si x e y son 0.
- **Función NAND** (función AND complementada): (x · y)' es 0 si y solo si x e y son 1.
- **Función exclusive-OR** o **XOR**: (x ⊕ y) es 1 si y solo si x e y son distintos, o, para más de dos variables, si el número de entradas 1 es impar.
- **Función exclusive-OR complementada** o **XNOR**: (x ⊕ y)' es 1 si y solo si x = y, o, para más de dos variables, si el número de entradas 1 es par.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Tabla 2. **Operaciones básicas del álgebra de conmutación**

Entradas		NOT	OR	AND	NOR	NAND	XOR	XNOR
x	y	x'	x + y	x · y	(x + y)'	(x · y)'	x ⊕ y	(x ⊕ y)'
0	0	1	0	0	1	1	0	1
0	1	1	1	0	0	1	1	0
1	0	0	1	0	0	1	1	0
1	1	0	1	1	0	0	0	1

Una función de conmutación se puede representar mediante una descripción en lenguaje natural, una expresión algebraica, o una tabla verdad. La **tabla verdad** es una tabla que tiene una columna para cada entrada y tantas filas como combinaciones de entrada. La última columna corresponde a la salida y sus filas al resultado de aplicar la expresión algebraica de la función, para la combinación de entradas correspondiente a esa fila, como se pone de manifiesto en el ejemplo 2.

EJEMPLO 2

Formas de representar una función de conmutación:

- Descripción en lenguaje natural: función de conmutación con tres entradas (x, y, z) y una salida de forma que la salida es 1 si x e y son 0 o si z es 1.
- Expresión algebraica: $f(x, y, z) = x' \cdot y' + z$
- Tabla verdad:

x	y	z	*f* (x, y, z)
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

La tabla verdad es una representación unívoca de una función de conmutación, pero una misma función se puede representar mediante varias expresiones algebraicas equivalentes. Por ejemplo: $f(x, y, z) = x \cdot (y + z) = x \cdot y + x \cdot z$. Sin embargo, toda función de conmutación se puede representar unívocamente mediante las denominadas **formas canónicas de la función**. Existe una forma canónica como suma de productos y otra como producto de sumas. El **teorema de Shannon** proporciona un método sistemático para obtener estas formas, pero previamente es necesario introducir algunos conceptos:

- **Minterm** o **término mínimo.** Cualquier producto lógico en el que aparezcan las n variables de la función, complementadas o no.
- **Maxterm** o **término máximo.** Cualquier suma lógica en la que aparezcan las n variables de la función, complementadas o no.

En la tabla 3 se muestran todos los términos mínimos (minterms) y máximos (maxterms) para una función de tres variables.

Tabla 3. **Minterms y maxterms de una función de tres variables**

x	y	z	Minterms	Maxterms
0	0	0	$x' \cdot y' \cdot z'$	$x + y + z$
0	0	1	$x' \cdot y' \cdot z$	$x + y + z'$
0	1	0	$x' \cdot y \cdot z'$	$x + y' + z$
0	1	1	$x' \cdot y \cdot z$	$x + y' + z'$
1	0	0	$x \cdot y' \cdot z'$	$x' + y + z$
1	0	1	$x \cdot y' \cdot z$	$x' + y + z'$
1	1	0	$x \cdot y \cdot z'$	$x' + y' + z$
1	1	1	$x \cdot y \cdot z$	$x' + y' + z'$



Claude E. Shannon. Nació el 30 de abril de 1916 en Michigan y falleció el 24 de febrero de 2001 habiendo soportado una dura batalla contra la enfermedad de Alzheimer.

Obtuvo los títulos de ingeniero electricista y de matemáticas en 1936. En aquella época no existían titulaciones de electrónica ni de informática, surgiendo estas posteriormente y, en gran parte, como evolución de las titulaciones antes indicadas. Ese mismo año ingresó como asistente de investigación, trabajando por horas y continuando sus estudios, en el Departamento de Ingeniería Eléctrica del MIT. Allí participó en la construcción del Analizador Diferencial de Bush, que era el computador analógico más avanzado de la época.

Entre sus contribuciones más relevantes se encuentran:

a) Su tesis de máster (firmada el 10 de agosto de 1937) que trata de la aplicación del álgebra de Boole para el diseño de circuitos de conmutación (de relés, en aquel momento), y que es considerada como una de las mejores de la historia; y

b) Fruto de su trabajo en los Laboratorios Bell, su publicación *A Mathematical Theory of Communication* (1948), en la que sentó las bases teóricas sobre la noción de información, desde el punto de vista de la ingeniería, introduciendo conceptos tales como unidad de información, contenido de información de un mensaje, capacidad de canal de comunicación, entropía, etc., aplicables para desarrollar técnicas de corrección de errores, supresión de ruido y redundancia, etc.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

El **teorema de Shannon** establece que se puede obtener una descripción algebraica de una función a partir de su tabla verdad, sumando los términos mínimos correspondientes a las combinaciones de las entradas para las que la función es 1 o multiplicando los términos máximos correspondientes a las entradas para las que la función es 0. Es decir, toda función de conmutación se puede expresar como una suma única de minterms (forma canónica como suma de productos) o como un producto único de maxterms (forma canónica como producto de sumas). A continuación se incluye un ejemplo (ejemplo 3) de aplicación del teorema de Shannon.

EJEMPLO 3

Dada la función de conmutación $f\,(x, y, z) = y' + x \cdot z$, obtener su expresión canónica como S-de-P (suma de minterms) y P-de-S (productos de maxterms).

Forma canónica como S-de-P (suma de minterms): suma de términos producto para los que la función es 1.

$$f\,(x, y, z) = x' \cdot y' \cdot z' + x' \cdot y' \cdot z + x \cdot y' \cdot z' + x \cdot y' \cdot z + x \cdot y \cdot z$$

Forma canónica como P-de-S (producto de maxterms): producto de términos suma para los que la función es 0.

$$f\,(x, y, z) = (x + y' + z) \cdot (x + y' + z') \cdot (x' + y' + z)$$

Tabla verdad

x	y	z	*f*
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

3. MINIMIZACIÓN ALGEBRAICA DE FUNCIONES

A la hora de implementar una función de conmutación interesa que se utilicen el menor número posible de operadores (complementaciones, sumas y productos lógicos) y de variables, ya que cuantos menos componentes tenga el sistema que la sintetiza, será más barato y sencillo de implementar y mantener. Interesa, por lo tanto, simplificar o minimizar las funciones al máximo antes de implementarlas. La minimización se puede realizar mediante manipulación algebraica, como se indica en el siguiente ejemplo.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

EJEMPLO 4

Con este ejemplo se ve claramente la importancia de la minimización. Sea la siguiente función de conmutación:

$$f\,(a, b, c) = a \cdot b \cdot c + a \cdot b \cdot c' + a$$

Minimizando algebraicamente utilizando las propiedades de la tabla 1, resulta:

$$f\,(a, b, c) = a \cdot b \cdot c + a \cdot b \cdot c' + a = (\text{aplicando P5}) = a \cdot b \cdot (c + c') + a =$$

$$= (\text{aplicando P7 }) = a \cdot b \cdot 1 + a = (\text{aplicando P3}) = a \cdot b + a = (\text{aplicando P13}) =$$

$$= a \cdot (b + 1) = (\text{aplicando P9}) = a$$

Es decir:

$$f\,(a, b, c) = a$$

Como se puede deducir del ejemplo anterior, la simplificación por medio de manipulación algebraica no se realiza aplicando reglas precisas y depende notablemente de la intuición y experiencia del diseñador. Para solventar este problema se han ideado procedimientos sistemáticos como el de los mapas de Karnaugh o el método de Quine McCluskey, cuya explicación se recoge en el manual titulado *Matemática discreta*. También, existen numerosas herramientas software para el diseño de circuitos digitales que suelen incluir programas para minimización de funciones. Más detalles pueden verse en la bibliografía que se da al final de esta unidad didáctica.








4. IMPLEMENTACIÓN DE FUNCIONES

Para implementar un sistema digital se dispone de circuitos que sintetizan operaciones básicas; es decir, a la hora de hacer una implementación de un sistema combinacional, el diseñador selecciona los elementos o circuitos más adecuados dentro de una biblioteca de componentes, y determina las interconexiones entre ellos.

En la tabla 4 se muestra una biblioteca de componentes constituida por siete elementos.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Tabla 4. **Biblioteca de puertas lógicas para diseñar sistemas combinacionales**

Denominación	Símbolo	Operación	Representación algebraica
AND		z = 1 si y solo si todas las entradas son 1.	z = a · b
OR		z = 0 si y solo si todas las entradas son 0.	z = a + b
NOT		z = 1 si y solo si a = 0.	z = a'
NAND		z = 0 si y solo si todas las entradas son 1.	z = (a · b)'
NOR		z = 1 si y solo si todas las entradas son 0.	z = (a + b)'
XOR		z = 1 si y solo si el número de entradas 1 es impar.	z = a ⊕ b
XNOR		z = 1 si y solo si el número de entradas 1 es par.	z = (a ⊕ b)'

De esta forma, resulta inmediato implementar cualquier función, según se pone de manifiesto en el siguiente ejemplo (ejemplo 5).

EJEMPLO 5


Implementar la siguiente función de conmutación a partir de los elementos de la tabla 4:

$$f\,(a, b, c) = a \cdot b' + (a \cdot c)' + b \cdot c$$

.../...

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

.../...



5. BLOQUES COMBINACIONALES BÁSICOS

Un **sistema combinacional** es aquel sistema en el que las salidas en cualquier instante dependen solo de los valores de las entradas en ese mismo instante:

$$z_i\,(t) = f_i\,(x_1\,(t), x_2\,(t), \ldots, x_n\,(t)$$

Aunque, con más rigor, el valor de las salidas en un instante dado depende de la combinación de valor de las entradas un cierto tiempo antes, que corresponde al retardo (τ) de propagación del sistema:

$$z_i\,(t) = f_i\,(x_1\,(t-\tau), x_2\,(t-\tau), \ldots, x_n\,(t-\tau)$$

En este epígrafe se van a analizar algunos circuitos combinacionales de uso muy extendido, y de los que se dispone comercialmente en forma de circuitos integrados. Los bloques que describirán son los siguientes:

- Puerta tri-estado.
- Circuitos aritméticos: sumador, comparador, ALU.
- Codificadores decodificadores.
- Multiplexores demultiplexores.
- Dispositivos lógicos programables.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".


5.1. PUERTA TRI-ESTADO

Una puerta lógica, o cualquier circuito digital en general, se dice que es **tri-estado** cuando su salida puede tomar los valores 0, 1 y de alta impedancia. El estado de alta impedancia, (Z), hace como si la salida estuviese en circuito abierto; es decir, como si estuviese eléctricamente desconectada. Los circuitos tri-estado disponen de una señal de control (habilitación o, abreviadamente, EN), de forma que si es 0, la salida está en estado de alta impedancia, y si es 1, está en estado de baja impedancia, apareciendo en su salida el valor 0 o 1, según corresponda.

Un **buffer tri-estado** es un circuito que, cuando está en estado de baja impedancia, en la salida aparece la entrada que hubiese en ese momento (figura 2).

Figura 2. **Buffer tri-estado**

a) Símbolo



b) Tabla de comportamiento

Control	Entrada	Salida
EN	x	*f*
0	0	Z
0	1	Z
1	0	0
1	1	1

Las puertas tri-estado son de gran utilidad si se desea conectar las salidas de varios circuitos a una misma línea eléctrica; por ejemplo, una línea de un bus.

5.2. CIRCUITOS ARITMÉTICOS: SUMADOR, COMPARADOR, ALU

5.2.1. Sumador

Para realizar una suma binaria se utiliza el mismo algoritmo que para la suma decimal, pero con la tabla de sumar del sistema de numeración base 2, como se puede ver en la tabla 5 donde A_0 y B_0 son los bits a sumar, S_0 es la suma y C_1 el acarreo.


"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Tabla 5. **Suma binaria**

A_0	B_0	C_1	S_0
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Si se desea diseñar un sumador que pueda sumar números de varios bits, es posible encadenar varios sumadores de un bit, como se ve en la figura 3.

Figura 3. **Sumador binario de n bits**



Para ello habría que tener en cuenta el acarreo, C_{n-1}, que se produce en la etapa anterior, es decir, lo que se lleva al sumar la cifra previa (tabla 6). La figura 4 es la implementación correspondiente a cada módulo SC-1 de la figura 3, que se ha obtenido a partir de las expresiones algebraicas deducidas de la tabla 6.

Tabla 6. **Sumador completo de 1 bit**

A	B	C_{in}	S	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0

.../...


"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

A	B	C_{in}	S	C_{out}
.../...				
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Figura 4. **Sumador completo de 1 bit**

$$S = A' \cdot B' \cdot C_{in} + A' \cdot B \cdot C'_{in} + A \cdot B' \cdot C'_{in} + A \cdot B \cdot C_{in} =$$
$$= C_{in} \cdot (A' \cdot B' + A \cdot B) + C'_{in} \cdot (A' \cdot B + A \cdot B') =$$
$$= C_{in} \cdot (A \oplus B)' + C'_{in} \cdot (A \oplus B) = C_{in} \oplus A \oplus B$$

$$C_{out} = A \cdot B + C_{in} \cdot B + C_{in} \cdot A$$



Este sumador presenta un problema y es que, como cada etapa invierte un determinado tiempo, τ, en producir la salida correcta, por lo que para obtener la suma completa es necesario ir obteniendo los acarreos desde la etapa 0 a la etapa n – 1; es decir, que la respuesta no es válida hasta $n \cdot \tau$ segundos después de haber dado en las entradas los sumandos. Es decir, el tiempo de respuesta del circuito depende del número de bits del sumador. Hay otros circuitos sumadores que resuelven este problema.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

5.2.2. Comparadores

Otro tipo de bloque aritmético utilizado con frecuencia son los comparadores. Un comparador es un circuito que tiene dos entradas (de 1 o varios bits) y una o varias salidas para especificar si una entrada es mayor, igual o menor que la otra. Existen tres formas de implementar un comparador:


- **Comparador con una salida:** dadas dos entradas x (x_0, … x_n), y (y_0,… y_n), la salida, *f*, vale 1, si x < y; y vale 0, si x ≥ y.



- **Comparador con dos salidas (o salidas codificadas):** es un circuito con dos entradas x (x_0, … x_n), y (y_0, … y_n), y dos salidas, c y d, de forma que: cd = 00, si x= y; cd = 01, si x < y; cd = 10, si x > y.



- **Comparador con tres salidas:** es un circuito con dos entradas x (x_0, …, x_n), y (y_0, …, y_n), y tres salidas, G, E, L, de forma que G = 1, si x > y; E = 1, si x = y; L = 1, si x < y.



EJEMPLO 6

Diseñar un comparador binario de 1 bit de las tres formas indicadas en el texto.

.../...

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".


.../...

Tabla verdad:

x	y	*f*	c	d	G	E	L
0	0	0	0	0	0	1	0
0	1	1	0	1	0	0	1
1	0	0	1	0	1	0	0
1	1	0	0	0	0	1	0


Según la tabla verdad, las expresiones algebraicas minimizadas y las correspondientes implementaciones para cada salida serían:

$f = x' \cdot y$



$c = x \cdot y'$


$d = x' \cdot y$



$G = x \cdot y'$

$E = x' \cdot y' + x \cdot y$

$L = x' \cdot y$



5.2.3. ALU

Una unidad aritmético-lógica (ALU), en el contexto presente, es un circuito que realiza operaciones aritméticas y lógicas sencillas. Este tipo de circuitos se suelen representar como se indica en la figura 5.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Figura 5. **Representación simplificada realizadas por la ALU de 4 bits (74181)**




Tabla 7. **Operaciones realizadas por la ALU 74181**

Control	**Funciones de salida**	
$s_3\ s_2\ s_1\ s_0$	M = 0 (operación aritmética)	M = 1 (operación lógica)
0 0 0 0	F = A más C_n	$F_i = A_i'$
0 0 0 1	F = (A + B) más C_n	$F_i = A_i' + B_i'$
0 0 1 0	F = (A + B′) más C_n	$F_i = A_i' + B_i$
0 0 1 1	F = –1 más C_n	$F_i = 0$
0 1 0 0	F = A más (A · B') más C_n	$F_i = A_i' \cdot B_i'$
0 1 0 1	F = (A + B) más (A · B') más C_n	$F_i = B_i'$
0 1 1 0	F = A menos B menos 1 más C_n	$F_i = A_i \cdot B_i' + A_i' \cdot B_i$
0 1 1 1	F = (A ·B') menos 1 más C_n	$F_i = A_i \cdot B_i'$
1 0 0 0	F = A más (A · B) más C_n	$F_i = A_i' \cdot B_i$
1 0 0 1	F = A más B más C_n	$F_i = A_i \cdot B_i + A_i' \cdot B_i'$

.../...

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Control	Funciones de salida	
.../...		
1 0 1 0	F = (A + B') más (A · B) más C_n	$F_i = \cdot B_i$
1 0 1 1	F = (A · B) menos 1 más C_n	$F_i = A_i \cdot B_i$
1 1 0 0	F = A más A más C_n	$F_i = 1$
1 1 0 1	F = (A + B) más A más C_n	$F_i = A_i + B_i'$
1 1 1 0	F = (A + B') más A más C_n	$F_i = A_i + B_i$
1 1 1 1	F = A menos 1 más C_n	$F_i = A_i$

Como ejemplo se puede considerar el circuito integrado 74181 (figura 5), que dispone de entradas para dos datos, A y B, de cuatro bits y una salida, F, de cuatro bits. Adicionalmente dispone de una entrada de acarreo (C_n) y una salida de acarreo (C_{n+1}); estas líneas son para poder conectar en cascada varios ALU con objeto de operar con datos de más de cuatro bits. Por ejemplo, se puede obtener una ALU de 32 bits acoplando ocho ALU 74181. La operación concreta que realiza la ALU se determina con cinco señales de control: M, S_0, S_1, S_2 y S_3. La señal M indica si la operación va a ser de tipo aritmético (M = 0) o lógico (M = 1). En la tabla 7 se muestran las distintas operaciones que implementa esta ALU.


5.3. CODIFICADORES/DECODIFICADORES

Un **codificador** es un circuito combinacional con n entradas y m salidas de forma que en un instante solo una de las entradas puede tomar el valor 1, generando a la salida una combinación de m bits que es única para esa entrada.

Un **codificador binario** es un circuito combinacional con n entradas y m salidas de forma que en un instante solo una de las entradas puede tomar el valor 1, generando a la salida el valor binario correspondiente a la entrada activa.

Existen dos tipos fundamentales de codificadores binarios:


Figura 6. **Codificador**



"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

- **Codificador sin prioridad.** Codificador en el que en un momento dado solo puede haber una entrada activada, de forma que la salida es el valor binario de la misma. En la figura 7, se muestra la tabla verdad de un codificador sin prioridad con 8 entradas y 3 salidas.

Figura 7. **Codificador 8 a 3 sin prioridad (símbolo y tabla verdad)**




Entradas								Salidas		
I7	**I6**	**I5**	**I4**	**I3**	**I2**	**I1**	**I0**	**Y2**	**Y1**	**Y0**
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

- **Codificadores con prioridad.** Codificador en el que puede haber más de una entrada activada, existiendo prioridad en aquella cuyo valor decimal es más alto. En la figura 8, se muestra el símbolo y la tabla verdad de un decodificador binario con prioridad con 4 entradas y 2 salidas con orden de prioridad 3-2-1-0.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Figura 8. **Codificador con prioridad 4 a 2**




X3	X2	X1	X0	Z1	Z0
0	0	0	0	–	–
0	0	0	1	0	0
0	0	1	0	0	1
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	1	0
0	1	1	0	1	0
0	1	1	1	1	0
1	0	0	0	1	1
1	0	0	1	1	1
1	0	1	0	1	1
1	0	1	1	1	1
1	1	0	0	1	1
1	1	0	1	1	1
1	1	1	0	1	1
1	1	1	1	1	1

Un **decodificador** es un circuito combinacional con n entradas y m salidas, de forma que cada combinación de entradas pone una salida a 1 mientras las demás permanecen a 0.

En un **decodificador binario** $m = 2^n$, cada combinación de entrada determina la salida cuyo número de orden coincide con el valor binario de las entradas (figura 9).

Figura 9. **Decodificador 3 a 8 (símbolo y tabla verdad)**



.../...


"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

.../...

a	b	c	Z_7	Z_6	Z_5	Z_4	Z_3	Z_2	Z_1	Z_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

Existen decodificadores que disponen de una entrada adicional denominada de **habilitación** (*enable*). Si la señal de habilitación es 0, todas las salidas son 0, independientemente de las otras entradas; cuando la señal de habilitación es 1, actúa como un decodificador normal (figura 10).

Figura 10. **Decodificador con entrada de habilitación (H)**



H	a	b	c	Z_7	Z_6	Z_5	Z_4	Z_3	Z_2	Z_1	Z_0
0	–	–	–	0	0	0	0	0	0	0	0

.../...

.../...

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".


.../...

H	a	b	c	Z_7	Z_6	Z_5	Z_4	Z_3	Z_2	Z_1	Z_0
.../...											
1	0	0	0	0	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0	0	0	1	0
1	0	1	0	0	0	0	0	0	1	0	0
1	0	1	1	0	0	0	0	1	0	0	0
1	1	0	0	0	0	0	1	0	0	0	0
1	1	0	1	0	0	1	0	0	0	0	0
1	1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	1	0	0	0	0	0	0	0

5.4. MULTIPLEXORES/DEMULTIPLEXORES

Un **multiplexor** (MUX) es un bloque combinacional con p entradas de control (s_0, …, s_p), n = 2^p entradas de datos (x_0, …, x_n) y una salida, (Z), de forma que a la salida aparece la señal que hubiese en ese momento en la entrada seleccionada por las señales de control.

Figura 11. **Símbolo de un multiplexor**




Si las entradas están numeradas, se conecta la entrada cuyo número de orden coincide con el valor en binario de las entradas de control con la salida. Por ello, el multiplexor también se denomina selector de datos y a sus entradas, entradas de selección.

En el ejemplo 7, se incluye un caso concreto de multiplexor.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

EJEMPLO 7

Tabla verdad y símbolo de un multiplexor con 8 entradas de datos y 3 entradas de control. Por ejemplo, cuando las entradas de control $y_2\, y_1\, y_0 = 010$, se conecta la salida 2 (valor decimal de 010) con la salida, es decir, $z = x_2$.




y_2	y_1	y_0	z
0	0	0	x_0
0	0	1	x_1
0	1	0	x_2
0	1	1	x_3
1	0	0	x_4
1	0	1	x_5
1	1	0	x_6
1	1	1	x_7

Un **demultiplexor** es un bloque combinacional que con p entradas de control, una entrada de datos y 2^p salidas de datos, conectando la entrada de datos con una de las salidas según el valor de las entradas de control. Es decir, hace la función inversa de un multiplexor. Si las salidas están numeradas, la entrada se conecta a la salida cuyo número de orden coincide con el valor binario de las entradas de control. En la figura 12, se muestra la tabla verdad y el símbolo de un multiplexor con 1 entrada y 8 salidas de datos.

Figura 12. **Demultiplexor 1 a 8**

y_2	y_1	y_0	x_0	x_1	x_2	x_3	x_4	x_5	x_6	x_7
0	0	0	Z	0	0	0	0	0	0	0
0	0	1	0	Z	0	0	0	0	0	0
0	1	0	0	0	Z	0	0	0	0	0
0	1	1	0	0	0	Z	0	0	0	0
1	0	0	0	0	0	0	Z	0	0	0
1	0	1	0	0	0	0	0	Z	0	0
1	1	0	0	0	0	0	0	0	Z	0
1	1	1	0	0	0	0	0	0	0	Z



"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

5.5. DISPOSITIVOS LÓGICOS PROGRAMABLES

Existen otras alternativas de diseño a las vistas hasta ahora. Una de ellas es la de utilizar **dispositivos lógicos programables sencillos** o **SPLD** (*Simple Programmable Logic Devices*). Entre los SPLD más utilizados se encuentran las PLA, PAL y ROM.

Los dispositivos lógicos programables se caracterizan porque tienen una estructura regular (de puertas AND y OR) que el usuario particulariza para una aplicación concreta. Tal y como salen de fábrica no realizan ninguna función, y es el diseñador quien los programa o configura para una tarea concreta.

Estos circuitos se basan en la idea de que cualquier función de conmutación se puede obtener como suma de términos productos (mínimos o no).


Los SPLD tienen dos partes, una de entrada que se denomina plano AND, y contiene todos los términos mínimos posibles de función; y la salida, que se denomina plano OR, que contiene una puerta OR por cada función a generar. Cada puerta OR del plano de salida tiene conectada a sus entradas la totalidad de salidas del plano AND. La sintetización de funciones se realiza sencillamente *rompiendo* conexiones (programando), en el plano AND, o en el plano OR, o en ambos. Existen dos tipos básicos de SPLD: PLA y PAL.

- **PLA** (*Programmable Logic Array*). Una PLA $n \times p \times m$ es un circuito combinacional con n entradas, formado por un plano AND programable con p términos producto y un plano OR también programable con m salidas [figura 13 a)].
- **PAL** (*Programmable Array Logic*). Es un circuito combinacional con n entradas, formado por un plano AND programable con p términos producto y un plano OR fijo con m salidas [figura 13 b)].

Existen otros circuitos lógicos programables por el usuario más sofisticados, como los **dispositivos lógicos configurables complejos** o **CPLD** (*Complex PLD*) y los **conjuntos de puertas configurables in situ** o **FPGA** (*Field Programmable Gate Arrays*), que incluyen tanto circuitos combinacionales como secuenciales, y con ellos se pueden implementar circuitos de gran complejidad, como puede ser la totalidad del procesador de un computador.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Figura 13. **Dispositivos lógicos programables sencillos**




EJEMPLO 8

Implementar con una PLA las siguientes funciones de conmutación:

$$f_1 = x_1 x_2 + x_1 x_3' + x_1' x_2' x_3$$
$$f_2 = x_1' x_2' x_3 + x_1 x_3$$

Una PLA es un SPLD formado por un plano AND y un plano OR programables. Lo único que hay que hacer es romper las conexiones (*) correspondientes a los términos producto en el plano AND y a los términos suma en el plano OR de ambas funciones:

$$f_1 = x_1 x_2 + x_1 x_3' + x_1' x_2' x_3 = P1 + P2 + P3$$
$$f_2 = x_1' x_2' x_3 + x_1 x_3 = P3 + P4$$



"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Otro dispositivo lógico programable son las memorias ROM. Una **memoria ROM** (*Read Only Memory*) es un dispositivo que contiene información grabada durante su proceso de fabricación, y que no puede borrarse posteriormente. No obstante, existen versiones que pueden ser programadas por el usuario solo una vez (PROM, *Programmable Read Only Memory*) o múltiples veces (EPROM, *Erasable and Programmable Read Only Memory*). Las memorias ROM tienen numerosas aplicaciones, como formar parte de la memoria principal de un computador o implementar memorias de control, y también pueden utilizarse para implementar funciones de conmutación.

Una ROM de n × m permite implementar m funciones booleanas de $\log_2$ n variables, a partir su forma canónica como suma de minterms.

EJEMPLO 9

Implementar con una ROM las funciones de conmutación del ejemplo anterior:


$$f_1 = x_0\,x_1 + x_0\,x_2' + x_0'\,x_1'\,x_2 \qquad f_2 = x_0'\,x_1'\,x_2 + x_0\,x_2$$

Para implementar las funciones con una ROM se necesita las formas canónicas como suma de productos o la tabla verdad para ambas funciones. Cada combinación de las entradas (dirección) selecciona, por medio de un decodificador, una palabra de memoria apareciendo el contenido de esta en las salidas. Es decir, el plano de entrada genera todos los términos mínimos de la función. Cada bit de salida proporciona una función distinta. En consecuencia, se trata de «grabar» físicamente en la memoria ROM los valores que toma la función para cada combinación de entrada.

Tabla verdad

x_0	x_1	x_2	f_1	f_2
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	1	0
1	0	1	0	1
1	1	0	1	0
1	1	1	1	1

ROM



"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

6. CONCLUSIONES

En esta unidad didáctica se ha presentado un conjunto de conceptos básicos sobre tecnología de computadores, imprescindible para abordar los distintos temas que abarca el módulo de tecnología, estructura y arquitectura de computadores.

Primero se ha introducido una serie de conceptos básicos para distinguir entre sistemas analógicos y digitales, o para saber en qué consiste o qué diferencia hay entre analizar y diseñar un sistema digital.

Los sistemas digitales se basan en el álgebra de conmutación y por ello se ha dedicado un epígrafe a ello.

En el diseño de sistemas digitales es fundamental obtener estructuras baratas y sencillas de realizar y mantener, de ahí la importancia de la minimización de las funciones que definen y determinan el diseño de un sistema digital.

Los sistemas combinacionales se implementan a partir de elementos básicos, llamados puertas lógicas, que el diseñador escoge de una biblioteca, pero también existen circuitos comerciales que implementan diversos bloques combinacionales que también se suelen utilizar en el diseño de cualquier sistema digital.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".



CONCEPTOS BÁSICOS

- El estudio y diseño de los módulos, a partir de los cuales se construyen las unidades funcionales centrales de un computador, se realiza dentro del nivel conceptual denominado nivel de **lógica digital**, que constituye el núcleo de la tecnología de computadores.
- Existen dos tipos claramente diferenciados de sistemas digitales: **combinacionales** y **secuenciales**.
- Un sistema digital se puede describir a partir de su **comportamiento** (qué hace el sistema, cómo funciona), o de su **estructura** (componentes e interconexiones entre ellos) y sus **componentes físicos** (dimensiones y situación de cada componente y sus conexiones).
- El análisis de un sistema digital consiste en determinar el **comportamiento** de un sistema a partir de su descripción, mientras que su diseño trata de determinar la estructura del sistema a partir de su comportamiento.
- El diseño de sistemas digitales se fundamenta en el **álgebra de conmutación**, que es un caso particular del álgebra de Boole. Una función de conmutación se puede representar mediante una descripción en lenguaje natural, una expresión algebraica o una tabla verdad.
- El **teorema de Shannon** permite obtener de forma sistemática las expresiones algebraicas que definen el comportamiento de un sistema a partir de la tabla verdad.
- La **minimización de las expresiones** que definen a un sistema es muy relevante, ya que a la hora de implementarlo interesa que se utilicen el menor número posible de operadores y de variables, ya que cuantos menos componentes tenga el sistema, será más barato, fiable y sencillo de implementar y mantener.
- Para **implementar un sistema digital** se dispone de bibliotecas o conjuntos de circuitos que sintetizan operaciones básicas. El diseñador selecciona los elementos o circuitos más adecuados dentro de la biblioteca de componentes, y determina las interconexiones entre ellos.
- Un **sistema combinacional** es aquel sistema en el que las salidas en cualquier instante dependen solo de los valores de las entradas en ese mismo instante.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

- Existen circuitos combinacionales de uso muy extendido, y de los que se dispone comercialmente en forma de circuitos integrados. Ejemplos de estos bloques son las puertas tri-estado, los sumadores, comparadores, ALU, codificadores, decodificadores, multiplexores, demultiplexores y dispositivos lógicos programables.



ACTIVIDADES DE AUTOCOMPROBACIÓN

A partir del contenido de la presente unidad didáctica, se propone la realización de las siguientes actividades de autocomprobación por parte del lector, como ejercicio general de repaso y asimilación de la información básica proporcionada por el texto.

Enunciado 1

Verifique las siguientes identidades utilizando los postulados y teoremas del álgebra de Boole.

a) $(x + y') \cdot x' \cdot y = 0$

b) $(x \cdot y \cdot z' + x \cdot y + z \cdot y) \cdot (x' + y) = y \cdot (z + x)$

Enunciado 2

Diseñe un circuito combinacional mínimo en forma AND/OR que opere con datos de 2 bits que realice la función $Z = A + B$.

Enunciado 3

Diseñar un codificador binario sin prioridad de 4 a 2.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Enunciado 4

Construir un demultiplexor de 1 a 8 con dos demultiplexores de 1 a 4 y uno de 1 a 2.

Enunciado 5

Implementar con un PAL la siguiente función de conmutación:

$$f\,(x, y, z) = x \cdot y' + x' \cdot y + x \cdot z + y \cdot z$$

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Solución 1

Aplicando los teoremas y postulados del álgebra de Boole de la tabla 1:

a) $(x + y') \cdot x' \cdot y$ = (aplicando P5) = $x \cdot x' \cdot y + y' \cdot x' \cdot y$ = (aplicando P7) = $= 0 \cdot y + 0 \cdot x' =$ = (aplicando P9) = $0 + 0$ = (aplicando P3) = 0

b) $(x \cdot y \cdot z' + x \cdot y + z \cdot y) \cdot (x' + y)$ = (aplicando P5) =
$= x \cdot y \cdot z' \cdot x' + x \cdot y \cdot x' + z \cdot y \cdot x' + x \cdot y \cdot z' \cdot y + x \cdot y \cdot y + z \cdot y \cdot y =$
= (aplicando P7 y P8) = $z \cdot y \cdot x' + x \cdot y \cdot z' + x \cdot y + z \cdot y$ = (aplicando P5) =
$= z \cdot y \cdot (x' + 1) + x \cdot y \cdot (z' + 1)$ = (aplicando P9, P3) = $z \cdot y + x \cdot y =$
= (aplicando P6) = $y \cdot (z + x)$

Solución 2

Hágase la tabla verdad de la función: cuando se suman dos variables de 2 bits, el mayor valor resultante, en decimal, es 6. Para poder representar dicho valor se necesitan 3 bits, por tanto, se tendrán tres funciones de salida.

A $a_1\ a_0$	B $b_1\ b_0$	A + B $f_2 f_1 f_0$	Decimal
0 0	0 0	0 0 0	0
0 0	0 1	0 0 1	1
0 0	1 0	0 1 0	2
0 0	1 1	0 1 1	3
0 1	0 0	0 0 1	1
0 1	0 1	0 1 0	2
0 1	1 0	0 1 1	3
0 1	1 1	1 0 0	4
1 0	0 0	0 1 0	2
1 0	0 1	0 1 1	3
1 0	1 0	1 0 0	4
1 0	1 1	1 0 1	5
1 1	0 0	0 1 1	3
1 1	0 1	1 0 0	4
1 1	1 0	1 0 1	5
1 1	1 1	1 1 0	6

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Según la tabla verdad:

$$f_0(a_1, a_0, b_1, b_0) = a'_1\, a'_0\, b'_1\, b_0 + a'_1\, a'_0\, b_1\, b_0 + a'_1\, a_0\, b'_1\, b'_0 + a'_1\, a_0\, b_1\, b'_0 + \\ + a_1\, a_0\, b'_1\, b'_0 + a_1\, a_0\, b_1\, b'_0 + a_1\, a'_0\, b'_1\, b_0 + a_1\, a'_0\, b_1\, b_0$$

$$f_1(a_1, a_0, b_1, b_0) = a'_1\, a'_0\, b_1\, b_0 + a'_1\, a'_0\, b_1\, b'_0 + a'_1\, a_0\, b'_1\, b_0 + a'_1\, a_0\, b_1\, b'_0 + \\ + a_1\, a_0\, b'_1\, b'_0 + a_1\, a_0\, b_1\, b_0 + a_1\, a'_0\, b'_1\, b'_0 + a_1\, a'_0\, b'_1\, b_0$$

$$f_2(a_1, a_0, b_1, b_0) = a'_1\, a_0\, b_1\, b_0 + a_1\, a_0\, b'_1\, b_0 + a_1\, a_0\, b_1\, b_0 + a_1\, a_0\, b_1\, b'_0 + \\ + a_1\, a'_0\, b_1\, b_0 + a_1\, a'_0\, b_1\, b'_0$$

Aplicando los teoremas y postulados del álgebra de Boole:


$$f_0(a_1, a_0, b_1, b_0) = a'_0\, b_0 + a_0\, b'_0 = a_0 + b_0$$

$$f_1(a_1, a_0, b_1, b_0) = a'_1\, a'_0\, b_1 + a'_1\, a_0\, b'_1\, b_0 + a'_1\, b_1\, b'_0 + a_1\, b'_1\, b'_0 + a_1\, a_0\, b_1\, b_0 + a_1\, a'_0\, b'_1$$

$$f_2(a_1, a_0, b_1, b_0) = a_0\, b_0 \cdot (a_1 + b_1) + a_1\, b_1$$

Solución 3

Primero se hace tabla verdad del codificador binario sin prioridad de 4 a 2. De la tabla verdad se deducen las expresiones de las salidas y se implementan, como se hace a continuación.




X3	X2	X1	X0	Z1	Z0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

De la tabla verdad y minimizando se deduce:

$Z1 = X2 + X3$

$Z0 = X1 + X3$




"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

Solución 4

Como se puede comprobar con la tabla verdad, el diseño sería:


y_1	y_0	z_1	z_0
0	0	x_0	x_4
0	1	x_1	x_5
1	0	x_2	x_6
1	1	x_3	x_7

y_0	z
0	z_0
1	z_1



Solución 5

La PAL para implementar f (x, y, z) = x · y' + x' · y + x · z + y · z, sería:



Plano AND programable


"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

EJERCICIOS VOLUNTARIOS

Tras el estudio de esta unidad didáctica, el lector puede hacer, por su cuenta, una serie de ejercicios voluntarios, como los siguientes:

1. Obtener la tabla verdad de una función de conmutación con 4 entradas (x, y, u, v) y una salida (z) de forma que z = 1 si la mayoría de las entradas valen 1.


2. Analizar y obtener la tabla verdad de las funciones de conmutación *f* y g resultantes del siguiente circuito:



3. Diseñar un comparador binario cuyas entradas sean dos números de 2 bits, x (x_1 x_0) e y (y_1 y_0), y con tres salidas (G, E, L), de forma que G = 1, si x > y, E = 1, si x = y, L = 1, si x < y.

4. Diseñar un decodificador binario 4 a 2 con entrada de habilitación.

5. Analizar el siguiente circuito combinacional y expresar la función de salida como suma de minterms:



"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".

6. Buscar a través de internet la hoja de características (*datasheet*) de la ALU de 4 bits 74181 y diseñar, acoplando dos de estos circuitos en cascada, una ALU de 8 bits. Denominar a los buses de datos de entrada, DA y DB, y al de salida, DR. Indicar claramente el número de patilla (pin) que debe ir a cada línea de los buses de entrada y salida.

REFERENCIAS BIBLIOGRÁFICAS

Básica

Floyd, T. L. (2006). *Fundamentos de sistemas digitales* (9.ª ed.). Madrid: Prentice-Hall.

Gajski, D. (1997). *Principios de diseño digital*. Prentice-Hall

Lloris, A.; Prieto, A. y Parrilla, L. (2003). *Sistemas digitales*. McGraw-Hill.

Prieto, A. y Prieto, B. (2005). *Conceptos de informática*. Serie Shaum, McGraw-Hill.

Prieto, A.; Lloris, A. y Torres, J. C. (2006). *Introducción a la informática* (4.ª ed.). McGraw-Hill.

En la red

http://www.datasheetcatalog.net/es/

http://www.fortunecity.es/imaginapoder/artes/368/escuela/shannon/shannon.htm

http://en.wikipedia.org/wiki/Claude_Elwood_Shannon

Avanzada

Hayes, J. P. (1996). *Introducción al diseño lógico digital*. Buenos Aires, Addison-Wesley Iberoamericana.

Hill, F. J. y Peterson, G. R. (1990). *Teoría de conmutación y diseño lógico,* México: Limusa Noriega.

Nelson, V. P.; Nagle, H. T.; Carroll, B. D. e Irwin, D. (1996). *Análisis y diseño de circuitos lógicos digitales*. México: Prentice-Hall Hispanoamericana.

Wakerly, J. F. (2001). *Digital design: principles and practices* (4.ª ed.). Upper Saddle River, N. J.: Prentice-Hall.

"Todos los derechos reservados. Cualquier forma de reproducción, distribución, comunicación pública o transformación de esta Unidad sólo puede ser realizada con la autorización de la Universidad a Distancia de Madrid, UDIMA, salvo excepción prevista por la ley. Diríjase a CEDRO (Centro Español de Derechos Reprográficos, www.cedro.org) si necesita fotocopiar o escanear algún fragmento de esta obra (www.conlicencia.com; 91 702 19 70 / 93 272 04 47)".